本ウェブサイトでは、ユーザーにウェブサイト上のサービスを最適な状態でお届けするためCookieを使用しています。ブラウザの設定(Cookieの無効化等)をそのまま変更せずに閲覧される場合は、弊社ウェブサイト上の全ページでCookieを受信することに同意したものとみなします。詳細は、弊社プライバシーポリシーをご覧ください。
本ウェブサイトでは、ユーザーにウェブサイト上のサービスを最適な状態でお届けするためCookieを使用しています。ブラウザの設定(Cookieの無効化等)をそのまま変更せずに閲覧される場合は、弊社ウェブサイト上の全ページでCookieを受信することに同意したものとみなします。詳細は、弊社プライバシーポリシーをご覧ください。
採用企業 | ルネサスエレクトロニクス |
勤務地 | 東京都 23区 |
雇用形態 | 正社員 |
給与 | 600万円 ~ 1100万円 |
集積回路のアナログ設計におけて、優れた技術を推進し、各ブロック設計者と協力しながら、仕様から設計データまで、ブロックおよびトップレベルの設計を完成させることがミッションです。
担当製品は、電源IC、スイッチ製品群です。
基準電圧、バイアス回路、コンパレータ、アンプなどの CMOS アナログ回路の設計、検証を実施して、性能、面積、電力の要件仕様を満たすための設計。
各ブロック設計者と協力して、IPD 製品のシステムおよび設計方策を実現。
レイアウトチームに指示し、担当ブロックのレイアウト設計品質を確保。
シリコンのデバッグと特性評価を推進。
アプリケーションエンジニアと協力して担当ブロックのLab評価(ベンチ評価)を推進。
担当するアナログIPブロックにおいて、高品質のドキュメントの作成。
DFT(Design for Test)エンジニアと連携し、担当ブロックが DFT方策の通りに実装されることの確認。
テストエンジニアやプロダクトエンジニアと緊密に連携して、量産に移行するためのテスト開発をサポート。
経験の浅いチームメンバーの指導。
他の人が設計したブロックの回路図およびレイアウトレビューへの参加。
サブシステムに対して技術的なリーダーシップを発揮し、仕様から量産までの推進。
要求仕様を理解し、IPD 製品のシステムおよび設計方策を実現。
積極的にチームメンバーや内部開発リソースを活用し、開発計画を推進。
職務経験 | 3年以上 |
キャリアレベル | 中途経験者レベル |
英語レベル | 日常会話レベル |
日本語レベル | 日常会話レベル |
最終学歴 | 大学卒: 学士号 |
現在のビザ | 日本での就労許可は必要ありません |
【必須(MUST)】
・4年以上のアナログ設計経験
・英語:話し言葉と書き言葉の両方におけるコミュニケーション能力。
・回路図エディタ、SPICE シミュレータ (または同等のトランジスタ レベル回路シミュレータ)、Virtuoso などの CAD ツールに精通している。
・CMOSプロセス技術とデバイス物理特性の理解
【歓迎(WANT)】
・車載製品またはアプリケーションの開発経験
・IPDまたはGDU製品設計経験
・最小限の指示で、独自または共同で作業を進めることができる。
・自分の専門知識を他エンジニアと共有し、業務を遂行できる
・創造力と独創性を持って、プロジェクト、プログラム、ビジネスの取り組みに貢献できる。
・経験の浅いチームメンバーをサポートし、指導できる。
雇用形態 | 正社員 |
給与 | 600万円 ~ 1100万円 |
業種 | 電気・電子・半導体 |
会社の種類 | 大手企業 (300名を超える従業員数) |
外国人の割合 | 外国人 半数 |